شبیه سازی و پیاده سازی مدار سخت افزار پایه (چیپ های FPGA یا CPLD) با VHDL

طی چند دهه اخیر ،مدارهای الکترونیکی پیشرفت قابل ملاحظه ای داشته اند . با پیچیده تر شدن هرچه بیشتر این مدارها ،نیاز به یافتن روشهایی است که سیستمها را بتوان با مجتمع سازی و جزئیات بیشتر طراحی و پیاده سازی نمود. قطعات قابل برنامه ریزی و FPGA ها ،آی سی هایی هستند که به تبع این پیشرفتها به بازار عرضه شده اند .  هزینه  ساخت کم و جزئیات زیاد این آی سی ها نسبت به حجم آنها،همچنین قابلیت برنامه ریزی شدن این قطعات بوسیله برنامه های نرم افزاری معمول و نرم افزارهای طراحی شماتیک باعث افزایش کاربرد این قطعات شده است . چنین پیش بینی می شود که  با وجود این پیشرفت،آینده در تسخیر این  قطعات قرار گیرد تا جایی که بتوان بوسیله آنها تمامی یک سیستم پیچیده را به سادگی طراحی و اجرا نمود .

در این میان زبان توصیف سخت افزاری VHDL  نقش مهمی را در طراحی و شبیه سازی مدارات سخت افزاری به عهده دارد . در این قسمت لازم می دانم تا توضیحی اجمالی از نحوه عملکرد و مزایای این زبان به شما ارائه کنم .

چکیده

در این پروژه یک مدار سخت افزاری با 17 ورودی و 2 خروجی از نوع  qit کد نویسی و شبیه سازی شده و برای پیکربندی روی چیپ های FPGA  یا  CPLD  آماده شده است .

کد نویسی این مدار بوسیله زبان VHDL و شبیه سازی آن بوسیله نرم افزار modelsim  صورت گرفته است . مراحل آنالیز و سنتز قطعه کد های VHDL توسط دو برنامه   foundation 2.1و FPGA express  از شرکت xilinx  انجام شده است .

در صفحات بعدی این مقاله هر قسمت از روال فوق را که عبارت اند از : کد نویسی اولیه و مشکلات کامپایل ، آنالیز قطعه کدهای غیر استاندارد ، استاندارد کردن قطعه کدها و سنتز آنها می باشد . بطور کامل توضیح داده ام . همچنین در پایان در قسمت اجرایی نحوه تولید فایل باینری نهایی جهت برنامه ریزی روی چیپ  XC4005XLPC84 که یک FPGA  از خانواده XC4000XL است را مشاهده می کنید .

مروری بر VHDL

VHDLروش توسعه یافتهای از توصیف رفتار سیستمهای منطقی به وسیله روابط منطقی است . این زبان بسیاری از مشخصه های روابط منطقی و روابط حالت را در درون خود دارد .

زبان VHDL امروزه به عنوان استاندارد صنعتی MIL STD 454L معرفی شده است و تمامی طرحهای ASIC مربوط به دپارتمان دفاع ایالت متحده آمریکا باید طبق این زبان استاندارد نوشته شوند .

این زبان به عنوان قسمتی از پروژه VHSIC (مدارهای مجتمع با سرعت خیلی بالا ) ارائه شده است و به وسیله آن می توان ASICهای پیچیده را بدون مراجعه به تکنولوژی مشخصی ،تعریف و شبیه سازی نمود . زمانی که یک مدار به وسیله این زبان تعریف می گردد . می توان آنرا به هر پروسه منطقی و یا بر روی ماژولهای طراحی شده توسط هریک از تولیدکننده های ابزارهای منطقی انتقال داد .

(VHSIC HDL) VHDL یک سیستم منطقی را بصورت ساختار بالا باپائین توصیف می کند . برای بدست آوردن توصیفی از یک سیستم به صورت ساختار بالا به پایین ،سیستم را به صورت مجموعه ای از زیرسیستمها تقسیم می کنیم که بوسیله یک سری رابطه به هم متصل می گردند هریک از این زیرسیستمهای بالایی را می توان به توابع و زیرسیستمهای کوچکتر تقسیم کرد . این عمل همچنان ادامه می یابد تا به پائین ترین سطح از سیستم دست بیابیم که در این سطح هریک از سیستم ها را می توان بوسیله گیتها و ماژولهای آماده دیگر طراحی نمود .

به این ترتیب ، بدلیل آنکه هریک از طبقات این ساختار منطقی به صورت یکتا مشخص شدهاند ،هریک از آنها را میتوان به تنهایی شبیه سازی نمود و تابع منطقی اجرا شده بوسیله آنها را آزمایش کرده و خطاهای احتمالی را برطرف نمود . ابتدا صحت عملکرد پایین ترین طبقه این سیستم را آزمایش کرده و با ترکیب زیر سیستمهای پایین تر به زیرسیستمهای پیچیده تر می رسیم تا جائیکه به طرح سیستم موردنظر که در بالاترین طبقه این ساختار وجود دارد برسیم . پس از انجام این عمل ، به مرحله ترکیب می رسیم که در آن کل طرح را پیاده کرده وسپس برای بدست آوردن پارامترهای زمانی آن ،عمل شبیه سازی را انجام می دهیم .

این طرح سلسله مراتبی به طراح اجازه می دهد تا بدون مشخص کردن نوع تکنولوژی ابزارهای استفاده شونده و یا قسمت کردن طرح به ابزارهای مختلف ،بتواند سیستم را به طور کامل تعریف نماید . به این ترتیب ، می توان یک سیستم کامل را بدون مشخص کردن یک ابزار خاص تعریف و آزمایش کرد . ماژولها به صورت جداگانه طراحی می شوند و می توان از آنها در طرحهای آینده نیز استفاده نمود . به عبارت دیگر  برای هر طرح کتابخانه ای از توابع وجود دارد که می توان آنها را برای استفاده آینده ذخیره کرد. در این پروژه نیز از توابع و جداول و کتابخانه های مجتمع تحت عنوان basic-utility  استفاده شده است .

در زمان حاضر تعدادی از  زبانهای توصیف کننده مدارات سخت افزاری مانندVerilog , TI – HDL ,TEGAS , CONLAN , CDL , AHDL     وجود دارند که در این میان زبانهای , AHDL,Verilog ABEL  از کاربرد و اهمیت بیشتری برخوردارهستند . با تحقیقاتی که  تاکنون انجام داده ام ، از نظر من           زبان VHDL  قویترین و پر کاربردترین زبانهای توصیفگر سخت افزار است که امکانات زیادی را به کاربر می دهد تا مدار سخت افزاری مورد نظر خود را هر چه که پیچیده باشد بواسطه این زبان توصیف کرده و کد نویسی کند . البته کار با زبان VHDL برای کسانی که تازه پا به این عرصه گذاشته اند کمی دشوار است و ممکن است با خطاهای زیادی درطول کد نویسی و کامپایل روبرو شوند . لذا شناخت کامل و دقیق این زبان و مزایای آ‌ن نسبت به سایر  روشهای توصیفی را ، دارای اهمیت زیادی می دانم . زیرا اگر ما در قسمت شبیه سازی و کد نویسی مدار سخت افزاری بوسیله VHDL دچار اشکال شویم یا مدار سخت افزاری را بصورت استاندارد کد نویسی نکنیم اگر چه که قطعه کد قابل کامپایل و شبیه سازی باشد ولی در قسمت آنالیز و سنتز قطعه کدها با مشکلات زیاد و غیرقابل حلی مواجه می شویم که در برخی اوقات ما رامجبورمی کنند تا طرح هود را دوباره به یک روش دیگری کد نویسی کنیم . همانطور که در عنوان پروژه ذکر شده ، کار اصلی اینجانب شبیه سازی و کدنویسی یک مدار سخت افزاری بوده که به مرحله سنتز و آماده برای پیکر بندی روی چیپ های FPGA  یا  CPLD  رسیده است .

در ابتدا سعی شده تا مدار سخت افزاری نمونه که یک  Voter    هوشمند است ( انتخابگر و تولید کننده خروجی از بین چند ورودی ) بوسیله زبان توصیف سخت افزاری VHDL  کد نویسی شود .

این کار با در نظر گرفتن تمامی تاخیر های ممکن از اعمال ورودی تا فراهم شدن خروجی آن انجام گرفته است . سپس قطعه کدهای حاصل شده بوسیله برنامه کامپیوتری  model sim  شبیه سازی شده و با اعمال ورودی به برنامه خروجی آن تولید شده و خطاهای احتمالی مدار چه از نظر منطقی و چه از نظر مدت زمان تاخیر شناسایی شده و رفع گردیده است .

پس از اتمام کار شبیه سازی توسط برنامه کامپیوتری model sim  و اطمینان از صحت عملکرد آن ، قطعه کدها را به صورت استاندارد و قابل سنتز برای پیکر بندی روی چیپ های FPGA  یا  CPLD تبدیل کرده ام .

کار آنالیز و سنتز قطعه کدها به کمک دو برنامه کامپیوتری ساخته شرکت  xilinx  با نامهای  FPGA expresss  و foundation 2.1  انجام گرفته است .

طرحهای سطح گیت مدار اصلی و اجزاء آن توسط نرم افزار FPGA express  تولید شده که درصفحات این مقاله به چاپ رسیده است .

همچنین فایل باینری نهایی برای پیکر بندی روی چیپ ها توسط نرم افزار foundation 2.1 تولید شده که نمونه آن را نیز می توانید درپیوست ؟  مشاهده بفرمایید . کلیه عملیات و گزارشاتی که در طی این روال تولید شده را تا جای ممکن در صفحات اصلی این مقاله شرح داده ام .

مروری بر تحقیقات گذشته

بسیاری از دانشمندان بزرگ ، دنیا را در زمان کنونی ، درحال گذار می دانند . با آنکه متخصصان مختلف به توضیح و تبیین روشهای مختلف طراحی می پردازند ، همگی به طور یکپارچه ، تکامل دیجیتال را حداقل برای چند دهه آینده ، مرحله مرکزی فعالیت بشری پیش بینی می کنند . در حال حاضر طراحی های دیجیتال به صورت فراگیر درهمه ابعاد تکنولوژی ، خود را جایگزین طراحی صنعتی و زمانبر کرده است . بنابراین نیاز آشکاری به آموزش متدهای نوین طراحی به متخصصین دانشگاهی و سنتی احساس می شود . خوشبختانه ایران ما ، درطی چند سال اخیر ، در این روند رو به رشد ، خود را سهیم کرده است و خواه یا ناخواه بیشتر به این طریق کشیده خواهد شد ، زیرا که جهان مدرن امروز ، سنتی ترین افکار و رویه ها را ملزم به تبعیت از خود کرده است .

تراشه های قابل برنامه ریزی

با پیشرفت در زمینه ساخت قطعات قابل برنامه ریزی ، مراحل طراحی سخت افزار ، دچار تحولات بسیاری شده است .  در روشهای پیشین طراحی سخت افزار ، مدارهای گسترده با استفاده از تکنولوژی SSI  طراحی و ساخته می شدند . ولی اکنون این قطعات ، جای خودشان را با قطعات دیگری با تکنولوژی VLSI  عوض کرده اند . این قطعات نیز دارای هزینه زیادی برای ساخت می باشند که این اشکال یک مانع بزرگ برای استفاده از این قطعات درطرح های نمونه سازی می باشند .

گسترش و پیچیده تر شدن سیستمهای الکترونیکی و نیز محدودیتهای ناشی از همه منظوره بودن آی سی های استاندارد نیز ، مشکلاتی را برای طراح ایجاد می کند و برای دستیابی به کار آیی بالا در طرح مورد نظر،  باید از تعداد زیادی مدار مجتمع استاندارد استفاده کرد . اما خوشبختانه رشد سریع الکترونیک باعث شده تا امکان طراحی با مدارهای مجتمعی فراهم گردد که درآنها استفاده از قابلیت مدار مجتمع با تراکم بالا و کاربرد خاص ، نسبت به عمومیت کاربرد آن اهمیت بیشتری دارد . از این رو ، در دو دهه اخیر ، مدارهای مجتمع با کاربرد خاص به عنوان راه حل مناسبی مورد توجه قرار گرفته و روشهای متنوعی درتولید این تراشه ها پدید آمده است . کاهش هزینه ساخت و نیز انگیزه ارائه سریع طرح به بازار باعث شده است تا تولید کنندگان مدارهای مجتمع علاوه بر ساخت تمام سفارشی ، به تولید محصولات نیمه سفارشی نیز روی آورند .

روش طراحی تمام سفارشی از قدیمی ترین روشهای تولید مدارهای مجتمع با کاربرد خاص می باشد . دراین روش ، خریدار ، مشخصات مورد نظر خود را ارائه می کند و طراح بر این اساس طرح را در سطح ترانزیستور ، اجرا می نماید و بدیهی است که طراح باید دارای مهارتهای مختلفی در طراحی مدار ، توصیف فیزیکی مدار و طرح بندی باشد . با توجه به زمان طولانی که صرف یک طرح تمام سفارشی  و نیز هزینه بالای تولید یک نمونه از آن می شود ،  این روش طراحی هنگامی مقرون به صرفه است که تعداد تراشه های درخواستی بسیار زیاد باشد .

در روش طراحی نیمه سفارشی ، انعطاف پذیری بیشتری به چشم می خورد . این روش طراحی در سطح ترانزیستور ، ممکن نیست و عملکرد هر بخش از پیش مشخص است . درحالیکه در طراحی سفارشی هیچ بخش از قبل تعیین شده ای وجود ندارد .

در یک جمع بندی کلی مزایای زیر را می توان برای طراحی به روش ASIC  بر شمرد :

• n کاهش ابعاد و حجم سیستم
• n کاهش هزینه و افزایش قابلیت اطمینان سیستم : این امر ناشی از آن است که بخش بزرگی از یک طرح به داخل تراشه منتقل می شود و همین امر باعث می گردد تا زمان ، هزینه مونتاژ ، راه اندازی و نگهداری طرح کمتر گردد و در نتیجه ، قابلیت اطمینان مدار افزایش یابد . به گونه ای که اندازه گیری موسسات ناظر بر این گونه فاکتورها نظیر PREP  نیز موید میزان نرخ خطاهای بسیار ناچیز درحین عملکرد های طولانی مدت برای این گونه تراشه ها است .
• کاهش مدت زمان طراحی و ساخت و عرضه به بازار
• حفاظت از طرح : سیستمهایی که با استفاده از تراشه های استاندارد ساخته می شوند به علت وجود اطلاعات کامل درمورد این تراشه ها به راحتی از طریق مهندسی معکوس قابل شناسایی و مشابه سازی هستند . درعین حال امنیت طرح در تجارت از اهمیت زیادی برخوردار بوده و اکثر طراحان مایلند تا از این بابت اطمینان حاصل کنند .

• کاهش توان مصرفی ، نویز و اغتشاش

اولین تراشه های قابل برنامه ریزی منطقی که به بازار عرضه شد ، حافظه های فقط خواندنی برنامه پذیر  ( PROM )  بود که خطوط آدرس به عنوان ورودی و خطوط داده به عنوان خروجی این تراشه ها تلقی می شد .

PROM  شامل دسته ای از گیت های AND  ثابت شده ( غیر قابل برنامه ریزی ) که به صورت رمز گشا بسته شده اند و نیز یک آرایه OR  قابل برنامه ریزی است . نمودار قالبی آن در شکل (1-1) نشان داده شده است . از آنجائی که  PROM  دارای قابلیتهای لازم برای پیاده سازی مدارهای منطقی نمی باشد ، از این تراشه ها بیشتر به عنوان حافظه های قابل برنامه ریزی استفاده می شود .

اولین قطعه ای که به عنوان یک قطعه برنامه پذیر برای مدارات منطقی ساخته شد ، آرایه های منطقی و برنامه پذیر بود . این قطعات دارای دو آرایه قابل برنامه ریزی هستند . یک آرایه قابل برنامه ریزی  AND  و یک آرایه قابل برنامه ریزی  OR  .  نمودار قالبی این قطعه PLA  در شکل (1-2 ) نشان داده شده است .

طراحی مدار voter هوشمند

طرح اصلی مدار سخت افزار پایه در واقع یک Voter  هوشمند است . Voter در معنای لغوی به معنی رای دهنده است . فکر نمی کنیم « رای دهنده » انتخاب مناسبی برای بیان مفاهیم مدار باشد . کما اینکه در صنعت نیز عیناً از خود کلمه Voter استفاده می شود .

به سراغ بحث اصلی برمی گردیم . من برای کل سیستم نام « انتخابگر داده » را انتخاب کرده ام .

انتخابگر داده به تعداد N ورودی اصلی و تعداد M  ورودی کمکی یا به اصطلاح زاپاس دارد . لازم به ذکر است که من کل سیستم را طوری طراحی و کد نویسی کرده ام که اعداد صحیح  M , N را نیز می توانیم به عنوان یکی دیگر از ورودیها به مدار انتخابگر داده بدهیم . همچنین باید به تعداد N  ورودی داده ای اصلی و M  ورودی داده ای کمکی برای مدار انتخابگر داده فراهم کنیم .

بدیهی است که سیستم برای هر  N , M  ای که ما برای آن انتخاب کنیم پیکر بندی مناسبی را انجام داده و طبق روال تعریف شده عمل می کند . البته باید رابطه M > = N/2  برقرار باشد .

مدار انتخابگر داده در نهایت یک خروجی دارد . برای درست عمل کردن مدار ما احتیاج به یک ورودی پالس ساعت هم داریم تا سیستم را در زمانهای مشخص به عمل وا دارد .

خوب تا بحال ما یک جعبه سیاه تعریف کردیم که به تعداد  M + N  ورودی داده و یک ورودی پالس ساعت و یک خروجی نهایی داده دارد ولی از محتوای این جعبه سیاه و نحوه عملکرد آن چیزی به میان نیامده است .

طرز کار این جعبه سیاه اینگونه است که اگر به تعداد M  تا از N  ورودی مثل هم باشند یک نمونه از ارزش اکثریت به عنوان خروجی نهایی ارسال می شود . دوباره تکرار می کنم چنانچه تعداد ورودیهای سالم بیشتر یا مساوی M  باشد ، یک نمونه از ارزش ورودیهای سالم به خروجی ارسال می شود ولی اگر تعداد ورودیهای نابرابر یا باصطلاح خراب از عدد M  بزرگتر بود سیستم در خروجی خود حالت بی اهمیت را قرار می دهد و باقی می ماند . در واقع با چنین شرایطی عملیات سیستم متوقف می شود و همینطور باقی می ماند تا دوباره سیستم خاموش و روشن شود .

حال اگر به تعداد M  تا از N  ورودی اصلی سیستم سالم بود ، مثلاً یکی یا دو تای آنها خراب و با بقیه ورودیها فرق می کرد و همچنین خروجی سیستم فراهم شده و ما ورودیهای خراب را تصحیح نکردیم و تکلیف آنها را مشخص نکردیم چه اتفاقی می افتد .

• مقدمه
• مروری بر VHDL

فصل اول

• مروری بر تحقیقات گذشته
• تراشه های قابل برنامه ریزی
• کاهش ابعاد و حجم سیستم
• کاهش هزینه و افزایش قابلیت اطمینان سیستم
• کاهش مدت زمان طراحی و ساخت و عرضه به بازار
• حفاظت از طرح
• کاهش توان مصرفی ، نویز و اغتشاش

فصل دوم

• روش تحقیق و مواد
• طراحی مدار voter هوشمند
• کد نویسی با VHDL و شبیه سازی بوسیله برنامه model sim
• توصیف عملیاتی
• عملیات بخش switching
• عملیات بخش master _ slave
• عملیات بخش Comparement
• عملیات بخش ed _ om
• عملیات بخش error finder
• عملیات بخش data_ selector
• کد نویسی در VHDL
• کدنویسی بسته basic _ utility
• کد نویسی بخش switch – cell
• کد نویسی بخش switching
• کد نویسی بخش d – ff – 2 bit
• کد نویسی بخش ms – d – ff – 2 bit
• کد نویسی بخش ms – block
• کد نویسی بخش m – s – block
• کدنویسی بخش ed – om
• کد نویسی بخش error – finder
• کد نویسی بخش data – selector
• کامپایل و شبیه سازی
• استاندارد کردن قطعه کدها و آنالیز آنها توسط FPGA express
• تولید طرح سطح گیت بوسیله FPGA express
• استخراج فایل Net list بوسیله FPGA express
• طریقه سنتز بوسیله Foundation 2.1
• فاز اجرایی در برنامه foundation 2.1
• پیکر بندی روی تراشه XC4005XL توسط Foundation 2.1